

DOUBLE-RESONANT ANTENNA DEVICE

Publication number: JP2004194089 (A)

Publication date: 2004-07-08

Inventor(s): DAKEYA YUJIRO

Applicant(s): MURATA MANUFACTURING CO

Classification:

- international: *H01Q1/38; H01Q5/00; H01Q9/42; H01Q11/08; H01Q1/38; H01Q5/00; H01Q9/04; H01Q11/00*; (IPC1-7): H01Q5/00; H01Q1/38; H01Q9/42; H01Q11/08


- European:

Application number: JP20020361025 20021212

Priority number(s): JP20020361025 20021212

Abstract of JP 2004194089 (A)

PROBLEM TO BE SOLVED: To solve the problem of deterioration in characteristics due to an LC trap circuit and the problem of difficulty in design/manufacturing, by employing a single antenna, in order to provide a smaller and lighter device. ; **SOLUTION:** A transmission line 2' as a phase circuit is formed at a predetermined position of a grounded electrode-forming section GA in a packaging substrate 6, and a chip antenna 1' is mounted on a grounded electrode non-forming section NGA. By mounting a chip inductor 4' for resonant-frequency adjustment is mounted in series with respect to the chip antenna 1', and by mounting a chip inductor 3' as a matching circuit between the transmission line 2' and the grounded electrode by means of the transmission line 2', the impedance seen from the input side of transmission line 2' to the chip antenna 1' is set so as to have a capacity in two frequency bands. In either case, the impedance at the two frequency bands is set so that they come close to the references characteristic impedance by means of the chip inductor 3'. ; **COPYRIGHT:** (C) 2004,JPO&NCIPI



Data supplied from the **esp@cenet** database — Worldwide

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-194089

(P2004-194089A)

(43) 公開日 平成16年7月8日(2004.7.8)

(51) Int. Cl. ⁷

F 1

テーマコード (参考)

H 0 1 Q 5/00

H 0 1 Q 5/00

5 J 0 4 6

H 0 1 Q 1/38

H 0 1 Q 1/38

H 0 1 Q 9/42

H 0 1 Q 9/42

H 0 1 Q 11/08

H 0 1 Q 11/08

審査請求 未請求 請求項の数 4 O L (全 11 頁)

(21) 出願番号 特願2002-361025 (P2002-361025)

(22) 出願日 平成14年12月12日 (2002.12.12)

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目2番10号

(74) 代理人 100084548

弁理士 小森 久夫

(72) 発明者 嵩谷 雄治郎

京都府長岡京市天神二丁目2番10号

株式会社村田製作所内

Fターム(参考) 5J046 AA03 AA07 AB06 AB12 PA04

PA07


(54) 【発明の名称】 複共振アンテナ装置

(57) 【要約】

【課題】単一のアンテナを用いることによって小型・軽量化を図るとともに、LCトラップ回路による特性劣化の問題、設計・製造の困難性の問題も解消する。

【解決手段】実装基板6の接地電極形成部GAの所定箇所に位相回路としての伝送線路2'を形成し、接地電極非形成部NGAにチップアンテナ1'を実装する。チップアンテナ1'に対して直列に共振周波数調整用のチップインダクタ4'を実装し、また伝送線路2'と接地電極との間に整合回路としてのチップインダクタ3'を実装する。この伝送線路2'によって伝送線路2'の入力側からチップアンテナ1'を見たインピーダンスが2つの周波数帯においていずれも容量性を持つようにし、チップインダクタ3'によって2つの周波数帯でのインピーダンスがいずれも基準特性インピーダンスに近づくようにする。

【選択図】 図6



【特許請求の範囲】

【請求項 1】

アンテナと、該アンテナに接続された位相回路と、該位相回路の前記アンテナが接続された側とは逆側に接続された整合回路とからなり、
位相回路からアンテナを見た、所定の複数の周波数帯におけるインピーダンスが、該位相回路が存在しない場合に比較して、互いにスミスチャート上で接近し、
整合回路から位相回路を見た、前記複数の周波数帯におけるインピーダンスが、該整合回路が存在しない場合に比較して、それぞれスミスチャート上で基準特性インピーダンスに接近するようにしたことを特徴とする複共振アンテナ装置。

【請求項 2】

前記位相回路は、該位相回路からアンテナを見た、所定の複数の周波数帯におけるインピーダンスのリアクタンス成分をそれぞれ正または負とし、
前記整合回路は、該整合回路から位相回路を見た、前記複数の周波数帯におけるインピーダンスをそれぞれスミスチャート上で基準特性インピーダンスに近づくように移動させることを特徴とする請求項 1 に記載の複共振アンテナ装置。

【請求項 3】

前記位相回路は、該位相回路からアンテナを見たインピーダンスをスミスチャートの中央を中心として位相回転させる伝送線路であり、
前記整合回路は、前記位相回路の入力側と接地との間に並列接続されたインダクタ部品またはキャパシタ部品である請求項 1 または 2 に記載の複共振アンテナ装置。

【請求項 4】

前記アンテナをチップアンテナで構成し、該チップアンテナを実装基板上の接地電極非形成部に実装し、該実装基板に前記位相回路と前記整合回路を設けた請求項 1、2 または 3 に記載の複共振アンテナ装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、単一のアンテナで複数の周波数帯域に対応する複共振アンテナ装置に関するものである。

【0002】

【従来の技術】

近年、パソコン本体とその周辺機器との間を無線通信によって接続する Bluetooth や、LAN の一部または全体を無線通信によって構築する IEEE 802.11 等の規格が定められ、無線通信によって比較的短距離間の通信を行うシステムが普及している。

【0003】

このような通信機器を用いたネットワークにおいては、そのネットワークの形態や目的に応じて幾つかの無線通信規格が適用される。例えば IEEE 802.11b 規格は 2.4 GHz 帯を用いて最大通信速度 11Mbps で通信を行い、IEEE 802.11a 規格は、5.2 GHz 帯を使用し、最大通信速度 54Mbps で通信を行う。そのため、通信機器としての汎用性を高めるためには、目的に応じて幾つかの規格に予め適合するように回路を構成しておくことが望まれている。

【0004】

ここで、従来の通信機器におけるアンテナ装置の構成例を図 14 に示す。例えば 802.11b と 802.11a の両規格に適合する通信機器を構成するためには、図 14 の (A) に示すように、2.4 GHz 帯用のアンテナと 5.2 GHz 帯用のアンテナとを備え、高周波スイッチにより 2 つのアンテナへの給電を切り替えるのが一般的である。(A) において、1a は 5.2 GHz 帯用のアンテナ、1b は 2.4 GHz 帯用のアンテナ、7a、7b はそれぞれ整合回路、SW は高周波スイッチである。

【0005】

しかし、このようにアンテナを 2 つ用いるものでは、部品点数が多くなるばかりか、2 つ

10

20

30

40

50

のアンテナが近接配置されると、アンテナ間の電磁結合により、利得が劣化する周波数帯が発生しやすくなる。また、2つのアンテナ1a、1bに対してそれぞれの入出力を行う高周波スイッチSWが必要となり、アンテナ装置の大型化につながる。

【0006】

従って、小型化の要求される無線ネットワークシステムで用いられる通信機器においては、図14の(B)に示すように、単一のアンテナを用いて2つの周波数帯で共振するようにした複共振アンテナ装置が必要となる(非特許文献1参照)。(B)において、1はアンテナ、7はアンテナ1を複共振させるための整合回路、SWは高周波スイッチである。この整合回路7はキャパシタCとインダクタLの並列接続によるLCトラップ回路を構成している。

10

【0007】

図15の(A)は上記LCトラップ回路による整合回路7のインピーダンス周波数特性を示している。ここで f_r はその反共振周波数である。

【0008】

図15の(B)は、図14の(B)に示した複共振アンテナの入力インピーダンスおよび利得の周波数特性を示している。ここで f_1 、 f_2 は、整合回路7の反共振周波数 f_r を中心として上下に現れる、整合回路7によって複共振化された2つの共振周波数である。これらの共振周波数が、用いる周波数帯域の中心周波数となるように、整合回路7およびアンテナ1の回路定数を定める。

【0009】

20

【非特許文献1】

社団法人電子通信学会、「アンテナ工学ハンドブック」、オーム社、昭和55年10月30日、P. 44-45

【0010】

【発明が解決しようとする課題】

ところが、前記LCトラップ回路を設けた複共振アンテナ装置においては、そのトラップ回路の反共振周波数でアンテナに対する入力インピーダンスが略無限大になるため、利得が劣化する周波数帯がやはり発生してしまう。また、高周波で複共振特性を得ようとする、LCトラップ回路のインダクタンス値およびキャパシタンス値が非常に小さくなり、それらの値のばらつきによる特性への影響が顕著になるため、設計および製造が困難となる。

30

上述の問題は2つの周波数帯域に適合するアンテナ装置に限らず、3つ以上の周波数帯に適合するアンテナ装置を構成する場合にも同様に生じる問題である。

【0011】

この発明の目的は、単一のアンテナを用いることによって小型・軽量化を図るとともに、LCトラップ回路による問題も解消した複共振アンテナ装置を提供することにある。

【0012】

【課題を解決するための手段】

この発明の複共振アンテナ装置は、アンテナと、該アンテナに接続された位相回路と、該位相回路の前記アンテナが接続された側とは逆側に接続された整合回路とからなり、位相回路の入力側からアンテナを見た、所定の複数の周波数帯におけるインピーダンスが、該位相回路が存在しない場合に比較して、それぞれスミスチャート上で接近し、整合回路の入力側から位相回路を見た、前記複数の周波数帯におけるインピーダンスが、該整合回路が存在しない場合に比較して、互いにスミスチャート上で基準特性インピーダンスに接近するようにしたことを特徴としている。

40

【0013】

また、この発明の複共振アンテナ装置は、前記位相回路が、該位相回路の入力側からアンテナを見た、所定の複数の周波数帯におけるインピーダンスのリアクタンス成分をそれぞれ正または負とし、前記整合回路が、該整合回路から位相回路を見た、前記複数の周波数帯におけるインピーダンスをそれぞれスミスチャート上で基準特性インピーダンスに近づ

50

くように移動させることを特徴とする。

【0014】

このように、位相回路と整合回路の組み合わせによって得られた複共振アンテナ装置は反共振周波数 f_r を持たないので、利得の劣化のない優れたアンテナ特性を得ることができ

【0015】

また、この発明の複共振アンテナ装置は、前記位相回路を該位相回路からアンテナを見たインピーダンスがスミスチャートの中央を中心として位相回転させる伝送線路とし、前記整合回路を位相回路の入力側と接地との間に並列接続されたインダクタ部品またはキャパシタ部品とする。

10

このように位相回路を伝送線路で構成し、整合回路をインダクタ部品またはキャパシタ部品で構成したことにより、回路全体を容易に構成することができ且つ全体に小型化が図れる。

【0016】

この発明の複共振アンテナ装置は、前記アンテナをチップアンテナで構成し、該チップアンテナを実装基板上の接地電極非形成部に実装し、該実装基板に前記位相回路と前記整合回路を設けたものである。

このように、実装基板にチップアンテナの実装部としての接地電極非形成部を設け、その実装基板上に位相回路と整合回路を構成したことにより、その実装基板の接地電極非形成部にチップアンテナを実装するだけで複共振アンテナ装置を容易に構成することができる

20

【0017】

【発明の実施の形態】

第1の実施形態に係る複共振アンテナ装置について図1～図12を参照して説明する。

図1～図4は複共振アンテナ装置を構成する位相回路と整合回路の作用について示している。これらの図において、左側にスミスチャート、右側に回路図を示している。これらの回路図において、1はアンテナ、21、22は位相回路、3は整合回路である。

【0018】

図1～図4に示したスミスチャートにおいて、中央は基準特性インピーダンス（例えば50Ω）、右端がインピーダンス無限大（開放）、左端がインピーダンス0（短絡）である。また上半分の右回りに正のリアクタンス、下半分の左回りに負のリアクタンスをとっている。

30

【0019】

図1に示すように、アンテナ1のインピーダンス $Z_0 = R_0 + jX_0$ は、周波数を0Hzから上昇させていったとき、同図のスミスチャートで表すような軌跡をとる。この例では、2.44GHz帯でリアクタンスが負すなわち容量性となり、周波数5.25GHz帯でリアクタンスが正すなわち誘導性となる。

【0020】

次に、図2に示すように、位相回路21の入力側からアンテナを見たインピーダンス $Z_1 = R_1 + jX_1$ は同図のスミスチャートに示すようになる。この例では、位相回路21の存在により、スミスチャートの中央を中心として時計方向に位相が回転し、2.44GHz帯と5.25GHz帯のいずれの周波数でも容量性となる。

40

【0021】

さらに、図3に示すように位相回路を構成する伝送線路を長くすると、位相回路22の入力側からアンテナを見たインピーダンス $Z_2 = R_2 + jX_2$ は同図のスミスチャートに示すようになる。すなわち2.44GHz帯と5.25GHz帯のいずれの周波数においても、インピーダンスはスミスチャートの中央より左下近辺で互いに接近することになる。

【0022】

そこで、図4に示すように、位相回路21、22の入力側に整合回路3を設け、この整合回路3として、所定インダクタンス値をもつ並列インダクタとする。これにより、整合回

50

路 3 の入力側から位相回路を見たインピーダンス $Z_3 = R_3 + jX_3$ は、図 3 および図 4 のスミスチャートに示すように、2.44 GHz 帯および 5.25 GHz 帯におけるインピーダンスが等コンダクタンス曲線（スミスチャートの左端に接する破線で示す円）上を移動し、スミスチャートの中央付近に近づく。換言すると、この利用する 2 つの周波数帯におけるインピーダンスがスミスチャートの中央（基準特性インピーダンス）に最も近づくように整合回路 3 のインダクタンス値を定める。

【0028】

このようにして 2 つの周波数帯においてアンテナ入力の特性インピーダンスが基準特性インピーダンス（たとえば 50 Ω ）に近似した値となる。

【0024】

なお、図 1～図 4 に示した例では、位相回路 21、22 によって、2 つの周波数帯でのインピーダンスを容量性にし、そのインピーダンスを基準特性インピーダンスに近づけるために、整合回路 3 として並列インダクタを設けたが、位相回路によって、2 つの周波数帯でのインピーダンスがスミスチャートの左上近辺で互いに接近する場合には、その状態で整合素子 3 として所定容量の並列キャパシタを接続することによって、それぞれのインピーダンスを基準特性インピーダンスに近似させる。

【0025】

このように、アンテナの入力インピーダンスは、それを見る位相回路を構成する伝送線路上の位置によって変化し、また周波数帯によってその変化量が異なる。従って、位相回路の移相量（伝送線路の線路長）を変えて、共振させたい 2 つの周波数帯の入力インピーダンスを近づけ、そこに整合回路を付加することによって、2 つの周波数帯での整合が可能となる。

【0026】

図 5 は一部に複共振アンテナ装置を構成した実装基板の全体の構成を示している。図中の数値は寸法（mm）を表している。ここでは、PCMCIA カードでノートパソコン向け無線 LAN 用カードを構成することを考慮して、実装基板 6 は PCMCIA カードに相当するサイズとしている。

【0027】

図 6 の（A）は、図 5 における複共振アンテナ装置を構成した部分の表面側の構成、（B）はその裏面側の構成をそれぞれ拡大して示している。

【0028】

図 5 および図 6 において、6 は実装基板であり、その一部に接地電極非形成部 NGA を設けている。この接地電極非形成部 NGA は、実装基板 6 の対向する表裏面に設けている。他の部分は接地電極形成部 GA としている。この接地電極は実装基板 6 の表裏面で同電位となるように複数箇所をビアホール VH により導通させている。実装基板 6 の接地電極非形成部 NGA の表面側には直方体形状のチップアンテナ 1' を実装している。

【0029】

2' は伝送線路であり、その両脇に位置する接地電極とともにコプレーナラインを構成している。この伝送線路 2' が前述の位相回路として作用する。また 3' は伝送線路 2' の所定箇所を接地電極との間を接続するチップインダクタである。このチップインダクタ 3' が前述の整合回路として作用する。さらにこの例では、伝送線路 2' の端部とチップアンテナ 1' の接続端子との間にチップインダクタ 4' を直列接続している。

図 7 は図 6 に示した複共振アンテナ装置の回路図である。ここでは伝送線路 2' は図 1～図 4 に示した位相回路 21、22 に相当し、チップインダクタ 3' は図 4 に示した整合回路 3 に相当する。チップインダクタ 4' はアンテナ 1 に直列接続することによって、アンテナ 1 の共振周波数を調整するための整合回路として作用する。すなわちインダクタンス成分の直列接続によってアンテナの共振周波数は図 6 に示したチップアンテナ 1' 単体での共振周波数より下がる。逆に共振周波数を上げる場合には、所定静電容量のチップコンデンサを直列に挿入すればよい。

【0030】

10

20

30

40

50

図6・図7においてチップインダクタ $3'$ のインダクタンスは 1.8 nH 、チップインダクタ $4'$ のインダクタンスは 1.5 nH である。また伝送線路 $2'$ の線路長は 5 mm である。

【0031】

図8は前記チップアンテナの構成を示す斜視図である。このチップアンテナ $1'$ はセラミックグリーンシートに各種電極パターンを形成し、それらを積層圧着し、焼成することによってヘリカル状のエレメントを構成した積層チップアンテナである。図8において 11 は全体が直方体形状を成すセラミック誘電体である。 $12a$ 、 $12b$ は実装基板上のチップアンテナ接続端子に接続する端子電極である。 $13u$ はこのチップアンテナの上面または上面付近に設けた水平電極、 $13d$ はこのチップアンテナの下面または下面付近に設けた水平電極である。 14 は水平電極 $13d$ と $13u$ 間を縦方向に接続するビアホールである。このようにして電極をヘリカル状に構成している。

10

【0032】

図9は図5～図8に示した複共振アンテナ装置の2つの周波数帯での帯域幅の特性を示している。ここで 2.4 GHz 帯の中心周波数は 2450 MHz 、 5.2 GHz 帯の中心周波数は 5260 MHz である。通常、アンテナ装置の帯域幅はVSWR（電圧定在波比）で定められる。VSWR=2となる帯域幅は、 2.4 GHz 帯で 150 MHz 、 5.2 GHz 帯で 600 MHz となった。またVSWR=3となる帯域幅は、 2.4 GHz 帯で 240 MHz 、 5.2 GHz 帯で 950 MHz となった。

20

【0033】

図10は上記2つの周波数帯別に通過特性 S_{21} も合わせて示している。ここで S_{11} は図の下端を1とするVSWRで表している。また、 S_{21} は1目盛り 5 dB とし、三角印で示すラインを基準の -30 dB としている。

【0034】

これらの結果から次のことが分かる。

【0035】

(1) 2.4 GHz 帯と 5.2 GHz 帯の2つの周波数帯域でアンテナの共振が得られている。

【0036】

(2) この2つの周波数帯でのそれぞれの帯域幅は、VSWR=2で 150 MHz 、 600 MHz と広帯域であり、たとえば日本国内で用いられる無線LANのIEEE802.11b規格の($2.4\sim 2.5\text{ GHz}$ 帯)および802.11a規格の($5.15\sim 5.85\text{ GHz}$ 帯)の使用周波数帯域をカバーしている。

30

【0037】

(3) 2つの周波数帯域の間に図15(B)に示すような反共振周波数 f_r が存在しないため、入力インピーダンスが略無限大となることがない。したがって、特に利得が大きく劣化する周波数帯がなく、リターンロスに應じたフラットな利得周波数特性になっている。

【0038】

図11および図12は図5に示した複共振アンテナの三次元方向の指向特性を示している。ここで(A)はZ軸を回転中心とするXY平面の回転を示している。(D)はY軸を回転中心とするZX平面での回転を示している。さらに(G)はX軸を回転軸とするYZ面の回転を示している。(B)、(C)はXY平面の指向特性、(E)、(F)はZX平面の指向特性、(H)、(I)はYZ平面の指向特性についてそれぞれ示している。また、(B)、(E)、(H)は 2.4 GHz 帯の指向特性、(C)、(F)、(I)は 5.2 GHz 帯の指向特性をそれぞれ示している。これらの図においてHは水平偏波、Vは垂直偏波の利得である。

40

【0039】

また、図12は図11に示した各特性の利得の最大値と平均値をそれぞれ示している。これらの結果から次のことが分かる。

50

【0040】

(1) どの方向にも水平偏波と垂直偏波が出ている。

【0041】

(2) 2つの周波数帯域でのそれぞれの最大利得は、基準アンテナ（ダイポールアンテナ）に対する利得として、+1 dBi以上であり、良好な特性が得られている。また、平均利得も優れている。

【0042】

なお、Y区画では水平偏波と垂直偏波の利得差が大きいすなわち軸比が多少悪いが、このIEEE 802.11bおよび802.11a規格では円偏波を利用する必要がないため、このことは問題とはならない。

10

【0043】

次に、第2の実施形態に係る複共振アンテナ装置の構成を図18を基に説明する。

図18は図6に示した実装基板の他の構成例に相当する。図18に示す例ではまだチップアンテナやチップインダクタを実装していない。図18において6は実装基板、GAは接地電極形成部、NGAは接地電極非形成部である。この接地電極非形成部NGAの所定位置にチップアンテナ接続端子61a、61bを形成している。この2つのチップアンテナ接続端子61a、61bにチップアンテナの端子電極が接続されるが、チップアンテナ接続端子61bは接地電極から分離して、チップアンテナの機械的な固定のみを行う。

【0044】

62は整合素子接続端子であり、ちょうど図6に示したチップインダクタ4'の接続端子に相当する。63は整合素子接続端子であり、伝送線路2'の所定位置と接地電極との間に、整合素子であるチップインダクタ等を実装可能なように予め複数箇所に整合素子接続端子を設けている。伝送線路2'はその両脇の接地電極とともにコプレーナラインを構成している。複数の整合素子接続端子63のうち所定箇所にチップインダクタ等の整合素子を実装することによって、その位置から整合素子接続端子62までの伝送線路2'が位相回路として作用する。したがって整合素子接続端子63のどの端子に整合素子を接続するかによって位相調整を行う。また、接続する整合素子のインダクタンスによって基準特性インピーダンスへの整合を図る。整合素子接続端子62には、実装するチップアンテナの共振周波数特性に応じたインダクタンスまたはキャパシタンスの整合素子を実装する。すなわち、この端子62に実装する整合素子を含めたチップアンテナの共振周波数が所定値となるように、所定インダクタンスのチップインダクタまたは所定キャパシタンスのチップキャパシタを実装する。もし共振周波数調整が不要であれば、この整合素子接続端子62に0Ωのチップ抵抗すなわちジャンパ素子を実装すればよい。

20

30

【0045】

なお、以上に示した例では、2.4GHz帯と5.2GHz帯の2つの周波数帯で共振する複共振アンテナ装置を例に示したが、同様にして8つ以上の周波数帯について、位相回路による位相調整および整合回路によるリアクタンス調整を行うことによって、8つ以上の周波数帯に適用可能な複共振アンテナ装置が得られる。

【0046】

また、図6や図18に示した例では、位相回路として伝送線路を構成したが、チップディレイラインを用いて位相調整を行ってもよい。この場合、チップディレイラインの周波数特性を考慮する必要があるが、位相量を大きく変えられるので、特に低い周波数帯で共振させたい場合に有効である。

40

【0047】

【発明の効果】

この発明によれば、単一のアンテナを用いながらも、位相回路と整合回路とを設けることによって、複共振アンテナとして作用するため、従来の複共振化のためのLCトラップ回路を設ける場合の、特性劣化の問題、設計・製造の困難性の問題も解消できる。

【0048】

また、この発明によれば、位相回路として伝送線路を設け、整合回路として並列インダク

50

タまたは並列キャパシタを設けたことにより、回路全体を容易に構成することができ、且つ全体に小型化が図れる。

【0049】

また、この発明によれば、実装基板にチップアンテナの実装部としての接地電極非形成部を設け、その実装基板上に位相回路と整合回路を構成したことにより、その実装基板の接地電極非形成部にチップアンテナを実装するだけで複共振アンテナ装置を容易に構成することができ。

【図面の簡単な説明】

【図1】アンテナを入力側を見たインピーダンス軌跡を示す図

【図2】位相回路の途中からアンテナ側を見たインピーダンスの軌跡を示す図

10

【図3】位相回路の入力側を見たインピーダンスの軌跡を示す図

【図4】整合回路から位相回路側を見たインピーダンスの軌跡を示す図

【図5】チップアンテナを実装基板に実装した状態を示す図

【図6】チップアンテナおよび実装基板の構成を示す図

【図7】複共振アンテナ装置の回路図

【図8】チップアンテナの構成を示す斜視図

【図9】複共振アンテナ装置の帯域幅の特性を示す図

【図10】同アンテナ装置の利得を示す図

【図11】同アンテナ装置の三次元方向の指向特性を示す図

【図12】同アンテナ装置の各平面での最大利得および平均利得を示す図

20

【図13】第2の実施形態に係る複共振アンテナ装置の構成を示す図

【図14】従来の2周波アンテナ装置および複共振アンテナ装置の構成を示す図

【図15】従来の複共振アンテナ装置の特性を示す図

【符号の説明】

1 - アンテナ

1' - チップアンテナ

2 - 位相回路

2' - 伝送線路

3 - 整合回路

3'、4' - チップインダクタ

30

6 - 実装基板

7 - 整合回路

11 - セラミック誘電体

12 - 端子電極

13 - 水平電極

14 - ビアホール

21、22 - 位相回路

61 - チップアンテナ接続端子

62、63 - 整合素子接続端子

SW - 高周波スイッチ


40

GA - 接地電極形成部


NGA - 接地電極非形成部

VH - ビアホール


【図 1】




【図 2】




【図 3】




【図 4】




【図 7】




【図 8】




【図 5】




【図 6】




【図 9】



【図 10】



【図 11】




【図 12】


f = 2440MHz				
平面	偏波	利得 [dBi]		
		最大	平均	
XY	垂直	-2.0	-4.7	
	水平	-3.4	-8.4	
ZX	垂直	2.1	-1.6	
	水平	-0.8	-6.1	
YZ	垂直	-13.2	-17.1	
	水平	2.6	-2.6	

f = 5250MHz				
平面	偏波	利得 [dBi]		
		最大	平均	
XY	垂直	1.5	-1.5	
	水平	0.3	-5.4	
ZX	垂直	2.0	-2.1	
	水平	2.2	-3.5	
YZ	垂直	-13.4	-19.0	
	水平	2.7	-0.7	

【図 18】



【図 14】



【図 15】

